Contrôleur de réseau multifonction netX 50

multiprotocole2 portspour la transmission de données

Présentation
Le netX 50 est un contrôleur réseau intégré pour la communication industrielle, couvrant les applications fieldbus et Real‑Time Ethernet. Il peut fonctionner comme companion chip d'une CPU hôte via une mémoire dual‑port intégrée ou en mode autonome avec E/S numériques. Il intègre une CPU 32‑bit ARM 966E‑S (200 MHz) avec 112 Ko RAM et 64 Ko ROM ; l'extension mémoire externe est possible via le contrôleur mémoire 32‑bit (SDRAM, SRAM, FLASH). De nombreuses interfaces et périphériques (UART, USB, SPI, I²C) ainsi que des contrôleurs IO‑Link et CCD intégrés offrent une grande flexibilité d'application.

Points clés

• Contrôleur réseau haut de gamme flexible avec interface hôte ou mode E/S numériques autonome
• Deux canaux de communication pour Real‑Time Ethernet ou fieldbus avec PHYs intégrés
• Mémoire dual‑port intégrée, option bus d'extension et support DMA/triple buffer pour haut débit

Protocoles pris en charge

• VARAN Client
• Sercos Slave
• PROFINET IO‑Device
• PROFIBUS DP Slave
• POWERLINK Controlled Node
• Open Modbus/TCP Server
• Open Modbus/TCP Client
• EtherNet/IP Adapter
• EtherCAT Slave
• DeviceNet Slave
• CC‑Link Slave
• CANopen Slave

Informations de commande
Nom produit | Référence | Brève description
NETX 50 | 2230.000 | Contrôleur réseau pour esclave fieldbus et esclave Real‑Time Ethernet avec contrôleur mémoire

Caractéristiques techniques

• CPU : ARM 966E‑S 32‑bit, 200 MHz
• Mémoire interne : 112 KByte RAM, 64 KByte ROM
• Mémoire dual‑port intégrée pour communication hôte et informations de statut
• Contrôleur mémoire 32‑bit : prend en charge SDRAM, SRAM, FLASH externes
• Commutateur de données central avec cinq chemins de données reliant ARM, communication, hôte et contrôleurs DMA
• Deux canaux de communication configurables avec architecture en deux niveaux (ALU dédiées + logique microcode)
• PHYs Ethernet intégrés (réduction de l'électronique externe à des composants passifs)
• xMAC (Medium Access Controller) et xPEC (Protocol Execution Controller) pour l'accès bus et la gestion des paquets
• Transferts par DMA par blocs et logique triple buffer alternative pour échange de données sans conflit
• Périphériques : UART, USB, SPI, I²C ; contrôleur IO‑Link intégré et contrôleur CCD