Logiciel de simulation HyperLynx

de conception de circuit impriméde conceptionde modélisation

Présentation HyperLynx est une suite logicielle intégrée d'analyse et de vérification pour la conception PCB, couvrant l'exploration schématique, la simulation pré‑layout, la vérification post‑layout et la modélisation électromagnétique 2D/2.5D/3D. Elle regroupe les fonctions SI, PI, EM et DRC pour permettre des workflows de vérification progressifs et des optimisations automatisées.

Capacités principales

• Exploration pré‑layout et définition de contraintes pour établir des règles manufacturables et choisir l'empilage
• Analyse d'intégrité du signal (SI) pour signaux généraux, SerDes et interfaces DDR avec contrôles protocole
• Analyse d'intégrité de l'alimentation (PI) : DC drop, analyses AC/découplage et évaluation transitoire du PDN
• Modélisation EM 2D/2.5D/3D avec solveurs full‑wave et hybrides pour analyses haute fidélité
• Vérification automatique des règles (DRC) et extraction de topologie post‑layout pour grands designs
• Simulation analogique/mixtes (AMS) basée sur SPICE et couplage multi‑domaines
• Optimiseurs automatisés : balayages paramétriques, exploration guidée et méthodes de surfaces de réponse

Famille de produits / Applications

• HyperLynx Signal Integrity (HL‑SI)
• HyperLynx Power Integrity (HL‑PI)
• HyperLynx Advanced Solvers (3D EM)
• HyperLynx Design Rule Check (HL‑DRC)
• HyperLynx Analog/Mixed‑Signal (HL‑AMS)
• HyperLynx Schematic Analysis (HL‑SA)
• Z‑Planner Enterprise (planification d'empilage et bibliothèque matériaux)

Points clés

• Environnement intégré SI/PI/EM/DRC avec transfert de données transparent du schéma au layout
• Vérification progressive : contrôles rapides suivis de simulations de plus haute fidélité
• Analyses conformes aux protocoles et spécifiques aux fournisseurs pour DDR et SerDes
• Workflows par lots et automatisés pour grands ensembles multi‑liaisons
• Adapté des débutants aux experts avec workflows par défaut et options avancées de solveur

Cas d'utilisation typiques

• Vérification schématique précoce pour détecter erreurs de câblage et de connectivité
• Simulation pré‑layout et planification d'empilage pour définir contraintes manufacturables
• Signature post‑layout pour SI/PI/EMC et conformité sur cartes multi‑liaisons
• Analyse automatisée de liens série avec rapports PASS/FAIL et quantification des marges
• Optimisation PDN et réglage des réseaux de découplage pour répondre aux demandes de courant transitoire

Caractéristiques / spécifications techniques

• Analyses supportées : SI (domaine temporel/fréquentiel), PI (DC/AC/transitoire), AMS (SPICE), EM 2D/2.5D/3D
• Couverture protocolaire : prise en charge des familles DDRx et de 250+ variantes de protocoles série
• Optimisation : balayages paramétriques, règles expertes, méthodes de surfaces de réponse
• Intégration de flux : schéma → layout → vérification, extraction automatique de topologie
• Planification d'empilage : Z‑Planner Enterprise avec bibliothèque matériaux, rugosité cuivre et modélisation des pertes