System-on-chip SoC AM625

Résumé produit
L'AM625 est un System on Chip (SoC) pour interaction homme‑machine (HMI) de la famille AM62x Sitara™. Il propose des configurations CPU Arm® Cortex‑A53 évolutives avec capacités Edge‑AI intégrées, prise en charge de double affichage Full‑HD, accélération 3D et un ensemble étendu de périphériques ciblant les applications industrielles et automobiles (HMI, passerelles, multimédia).

Paramètres clés

• Options CPU : 1 / 2 / 4 × Arm Cortex‑A53 jusqu'à 1,4 GHz.
• Fréquence (MHz) : 1400.
• Coprocesseur : 1 × Arm Cortex‑M4F (jusqu'à 400 MHz).
• Accélération graphique : GPU 3D ; OpenGL ES 3.1, Vulkan 1.2.
• Type d'affichage : MIPI DPI, OLDI ; double affichage Full‑HD.
• Protocoles : Ethernet, TSN, IEEE1588.
• Accélérateurs matériels : CPU ; sous‑système PRU programmable pour temps réel.
• Systèmes d'exploitation : Android, Linux.
• Sécurité : Secure boot, TEE, HSM.
• Plage de température : −40 °C à +125 °C.
• Edge AI : Oui.

Cœurs processeur et caches

• Jusqu'à 4 cœurs 64‑bit Arm Cortex‑A53 jusqu'à 1,4 GHz avec 512 KB de cache L2 partagé (SECDED ECC) en configuration quad‑core.
• Chaque cœur Cortex‑A53 : 32 KB L1 DCache (SECDED ECC) et 32 KB L1 ICache (parité).
• MCU Arm Cortex‑M4F monocœur jusqu'à 400 MHz pour tâches temps réel et sécurité, avec 256 KB SRAM (SECDED ECC).
• Gestionnaire Device/Power dédié pour contrôle basse consommation et isolation de domaines.

Multimédia et graphismes

• Sous‑système d'affichage : support dual‑display, chaque écran jusqu'à 1920×1080 @60 fps (ex. 1×2048×1080 + 1×1280×720).
• Pixel clock jusqu'à 165 MHz avec PLL indépendante par écran ; support OLDI (LVDS 4‑lane ×2) et DPI (24‑bit RGB LVCMOS).
• Fonctions sécurité d'affichage : détection freeze‑frame et contrôle MISR.
• GPU 3D : ≥1 pixel par cycle ; fillrate >500 Mpixels/s, >500 MTexels/s, >8 GFLOPs ; support d'au moins 2 couches de composition et formats ARGB32, RGB565, YUV ; OpenGL ES 3.1 et Vulkan 1.2 pris en charge. Capacités 2D.
• Récepteur caméra MIPI CSI‑2 (4‑lane D‑PHY) supportant 1–4 lanes, jusqu'à 1.5 Gbps/lanes, canaux virtuels et DMA vers DDR.

Sous‑système mémoire

• RAM on‑chip jusqu'à 816 KB composée de banques multiples (OCSRAM 64 KB SECDED ECC, partitions SMS, SRAM M4F, RAM Device/Power Manager).
• Sous‑système DDR : support LPDDR4 et DDR4 ; bus 16‑bit avec ECC inline ; jusqu'à 1600 MT/s ; adressable jusqu'à 8 GB (DDR4), 4 GB (LPDDR4).

Sécurité

• Secure boot avec Root‑of‑Trust matériel ; prise en charge de RoT backup key, takeover protection et anti‑rollback.
• Trusted Execution Environment (TEE) basé sur Arm TrustZone ; isolation et firewall étendus.
• Contrôleur de sécurité dédié avec cœur HSM programmable et sous‑système DMA/IPC dédié.
• Accélération cryptographique : AES (128/192/256), SHA2, DRBG avec TRNG, PKA pour RSA/ECC, moteur crypto session‑aware.
• Accès debug sécurisé contrôlé par logiciel et fonctions de debug conforme à la sécurité.

PRU et temps réel

• Sous‑système PRU dual‑core jusqu'à 333 MHz pour GPIO cycle‑accurate et protocoles temps réel personnalisés (UART, I2C, ADC externe, etc.).
• Mémoires PRU : 16 KB programme/PRU (SECDED ECC), 8 KB data/PRU (SECDED ECC), 32 KB mémoire générale (SECDED ECC) ; accélérateur CRC HW et timers/contrôleur d'interruption industriels.

Interfaces haute vitesse et connectivité

• Switch Ethernet intégré (3 ports : 1 interne + 2 externes) avec RMII (10/100) ou RGMII (10/100/1000), support IEEE1588, Clause 45 MDIO, ALE classifier, flow control prioritaire et TSN.
• Deux ports USB 2.0 (host/device/DRD) avec détection VBUS.
• Connectivité générale : 9× UART, 5× SPI, 6× I2C, 3× McASP audio, 3× ePWM, 3× eQEP, 3× eCAP, support GPIO complet.
• 3× modules CAN avec support CAN‑FD (conformité CAN 2.0A/B, ISO 11898‑1, jusqu'à 8 Mbps).

Médias, stockage et options de boot

• 3× MMC/SD/SDIO (1× eMMC 8‑bit jusqu'à HS200 ; 2× SD/SDIO 4‑bit jusqu'à UHS‑I).
• GPMC pour interfaces parallèles hôtes (NAND, NOR, SRAM) avec BCH/Hamming ECC et Error Locator Module (ELM).
• OSPI/QSPI DDR/SDR, mode XIP avec chiffrement à la volée optionnel ; support serial NOR/NAND jusqu'à 4 GB adressables.
• Options de boot : UART, I2C EEPROM, OSPI/QSPI Flash, GPMC NOR/NAND, Serial NAND, SD Card, eMMC, USB host/device, Ethernet.

Gestion d'alimentation

• Device/Power Manager : modes basse consommation (Partial IO wakeup, DeepSleep, MCU‑only, Standby) et scaling dynamique de fréquence pour Cortex‑A53.
• PMIC compagnon recommandé : TPS65219.

Sécurité fonctionnelle et qualification

• Conçu pour applications de sécurité fonctionnelle (objectif ISO 26262 jusqu'à ASIL D pour la capacité système ; intégrité matérielle jusqu'à ASIL B ; plans de documentation/certification tel que TÜV SÜD indiqués).
• Qualification AEC‑Q100.

Technologie & packaging

• Technologie : 16 nm.
• Options de boîtier : 13 mm × 13 mm, 0.5 mm pitch, 425‑pin FCCSP BGA (ALW) ; 17.2 mm × 17.2 mm, 0.8 mm pitch, 441‑pin FCBGA (AMC).

Notes additionnelles

• Positionnement famille AM62x : MPUs Sitara™ optimisés coût pour développement Linux, performances Cortex‑A53 évolutives, double affichage et accélération GPU pour HMI et applications industrielles/automobiles.
• Fournit documentation et outils : datasheet, technical reference manual, errata, application notes, guides de conception de carte et d'alimentation.

Caractéristiques techniques

• Nom du produit : AM625
• Brand: Texas Instruments
• Configuration CPU : 1 / 2 / 4 × Arm Cortex‑A53 jusqu'à 1,4 GHz
• Coprocesseur MCU : 1 × Arm Cortex‑M4F jusqu'à 400 MHz (256 KB SRAM)
• GPU : 3D GPU, OpenGL ES 3.1, Vulkan 1.2, fillrate >500 Mpixels/s
• Affichages : Dual Full‑HD (1920×1080 @60fps), MIPI DPI, OLDI
• Ethernet : switch 3‑port intégré, TSN capable, RGMII/RMII, IEEE1588
• Mémoire : LPDDR4/DDR4 jusqu'à 1600 MT/s ; on‑chip RAM jusqu'à 816 KB
• Sécurité : Secure boot, HSM, AES/SHA2/PKA, TRNG, TEE
• PRU : Dual PRU Subsystem jusqu'à 333 MHz
• I/O haute vitesse : 2× USB2.0, 9× UART, 5× SPI, 6× I2C, McASP×3, CAN‑FD×3, GPMC, OSPI/QSPI
• Température fonctionnement : −40 °C à +125 °C
• Solution alimentation : TPS65219 recommandé
• Procédé / packaging : 16 nm ; FCCSP 13×13 mm (425 pins ALW) et FCBGA 17.2×17.2 mm (441 pins AMC)